Ò»°ã
µãÕóÆÁ12864µÄ³ÌÐòµ÷ÊÔ ·Ö4²½Öè
Ò»¡¢12864³ÌÐòÏÔʾÊÇÁ½¸öºº×Ö£¬×óÓÒÆÁºº×ÖÏàͬ£¬ÏÔʾλÖúͷ½·¨²»Í¬¡£´ÓRAMµÄµ÷ÓÃÀ´¿´¾ÍÖªµÀÁË£¬¶¼ÊÇ´ÓÒ»¸öramÀïÃæ¶Á³öÀ´µÄ¡£
¶þ¡¢Õâ´ÎÖ®ËùÒÔµ÷ÓÃ12864std_logic_arith³ÌÐò°ü£¬ÊÇÒòΪÔÚÏÂÃæʹÓÃÁËconv_std_logic_vectorÕâ¸öϵͳº¯Êý¡£º¯ÊýÉùÃ÷£º
function CONV_STD_LOGIC_VECTOR(ARG: INTEGER; SIZE: INTEGER)
returnSTD_LOGIC_VECTOR;£¨º¯Êý¹¦ÄܾÍÊÇ°Ñintegerת»¯³Éstd_logic_vectorÐÍ£¬ºóÃæµÄSIZE¾ÍÊÇת»»ºóµÄvectorµÄλÊý£©Èç¹ûÏë²éѯÕâ¸ö³ÌÐò°üµÄ»°£¬ÔÚÕâÀcd:\altera\90\quartus\libraries\vhdl\synopsys\syn_arit.vhdÕâ¸öº¯Êý¾Í°üº¬ÔÚÕâ¸öÎļþÀïÁË¡£ÓйؿâºÍ³ÌÐò°üµÄµ÷ÓÃÇé¿ö£¬Çë¿´ÏÂһƪÈÕÖ¾¡£
Èý¡¢³ÌÐòÖеÄy_cnt¾ÍÊÇYµØÖ·¼ÆÊýÆ÷£¬x_cnt¾ÍÊÇÒ³µØÖ·¼ÆÊýÆ÷£¬×¢ÒâÔÚ³ÌÐòÖÐÕâÁ½¸öµØÖ·¼ÆÊýÆ÷µÄÇåÁãµÄµØ·½£¬´¦Àí²»µ±µÄ»°¾Í»á³öÏÖÖظ´Ð´Êý¾ÝµÄÇé¿ö£¬ÕâÀﵱʱûעÒ⣬¶Ï¶ÏÐøÐøµÄÕÒÁËÁ½Ì죬ºóÀ´ÓÃsignalTAP×¥µ½ÒԺ󣬲ÅÖªµÀÊÇÕâÀïµÄÎÊÌâ¡£
ËÄ¡¢»¹ÓУ¬µ±½øÈëOver״̬ºó£¬¼´Êý¾ÝдÍêºó£¬Òª°ÑдʹÄÜÀ¸ß£¬Òª²»È»»¹»áһֱдÊý¾Ý½øÈ¥£¬»á³öÏÖ³öºõÒâÁϵÄÇé¿ö¡£ÆäËûµÄ¾ÍûʲôÁË¡£